03703nam a2200337 a 4500 TVCDKTCT4939 Thư viện trường Cao đẳng Kỹ thuật Cao Thắng 20170602130257.5 060424 Thư viện Trường CĐ Kỹ Thuật Cao Thắng RG_1 #1 eb0 i1 vie 621.381 / NG527Q-n Nguyễn Quốc Tuấn Ngôn ngữ VHDL để thiết kế vi mạch. / Nguyễn Quốc Tuấn In lần thứ 1 H. : Đại học Quốc gia TP. HCM , 2002 320tr. ; 24cm Các ngôn ngữ tổng hợp phần cứng ra đời đã mở ra môi trường mới trong lĩnh vực thiết kế hệ thống số. Tiến trình thiết kế được thực hiện theo các bước: lập ý tưởng thiết kế, thiết kế hành vi, thiết kế dòng dữ liệu, thiết kế luận lý, thiết kế vật lý và chế tạo mạch. Chương 1: Trình bày khái niệm về môi trường thiết kế phần cứng. Phần này vẽ ra bức tranh toàn cảnh về ngôn ngữ mô tả phần cứng, quá trình mô phỏng phần cứng , tổng hợp phần cứng, kiểm tra kết quả ở các giai đoạn, các loại ngôn ngữ, đặc điểm của VHDL và một số công cụ phần mềm của các hãng. Chương 2: Mô tả phương pháp luận thiết kế. Phần này nêu bật ý nghĩa Topdown design là gì, quá trình thiết kế được tiến hành tuần tự như thế nào? đưa ra ví dụ thiết kế vi mạch cộng tuần tự 8 bit để minh hoạ phương pháp luận Top-down design ttrong môi trường ngôn ngữ VHDL. Chương 3: Từ VHDL đến phần cứng . Mô tả câu lệnh của ngôn ngữ sẽ tạo ra phần cứng như thế nào . Chương 4: Từ phần cứng đến VHDL, mô tả mối quan hệ ngược lại , cấu trúc phần cứng sẽ được ngôn ngữ mô tả như thế nào. Nắm vững hai chương 3,4 người đọc sẽ nắm vững kỹ xảo trong môi trường thiết kế phần cứng. Chương 5: Giới thiệu về công nghệ FPGA: Nội dung phần này tóm lược một số giải thuật lý thuyết về các giai đoạn thiết kế vật lý như ánh xạ công nghệ Placement, Rountings và các đặc điểm công nghệ FPGA. phần này tập trung xem xét cấu trúc của FPGAs của hãng Xilinx. Chương 6: Các ví dụ thiết kế CPU . Ttình bày minh hoạ thiết kế CPU 8 bit đơn giản được thực hiện như thế nào trong ngôn ngữ VHDL . quá trình biên dịch và mô phỏng trong môi trường MAX+PLUS II sẽ tạo ra MCU có CPU 8 bit, SRAM 256 Byte, hai cổng xuất nhập. Nội dung trong cuốn sách được chia ra làm 6 chương : Điện tử--Vi điều khiển Ngôn ngữ VHDL Tin học ứng dụng Công nghệ thông tin Kho Sách 100015838, 100015839, 100015840