A Study of High-Performance Frequency Synthesizer Based on Digital Bang-Bang Phase-Locked Loop for Wireless Applications
Chapter 1. Fractional-N Digital Bang-Bang PLLs; Chapter 2. Frequency Aid Technique; Chapter 3. LMS Calibration Loop; ...
Salvato in:
| Autore principale: | Vo Tuan Minh |
|---|---|
| Lingua: | eng |
| Pubblicazione: |
Politecnico di Milano
|
| Accesso online: | https://dlib.udn.vn/module/chi-tiet-sach?RecordID=2796 |
| Tags: |
Aggiungi Tag
Nessun Tag, puoi essere il primo ad aggiungerne! !
|
| Thư viện lưu trữ: | Trung tâm Công nghệ thông tin và Học liệu số, Đại học Đà Nẵng |
|---|
Documenti analoghi
-
Phase-locked loop synthesizer simulation
di: Bianchi, Giovanni
Pubblicazione: (2005) -
Phase-locked loop synthesizer simulation
di: Bianchi, Giovanni
Pubblicazione: (2005) -
Phase-locked loop synthesizer simulation /
di: Bianchi, Giovanni.
Pubblicazione: (2005) -
Phase-locked loop synthesizer simulation
di: Bianchi, Giovanni.
Pubblicazione: (2005) -
A Digital Phase Locked Loop based Signal and Symbol Recovery System for Wireless Channel
di: Purkayastha, Basab Bijoy, et al.
Pubblicazione: (2015)