| id |
https:--dlib.udn.vn-module-chi-tiet-sach?RecordID=9178
|
| record_format |
dspace
|
| spelling |
https:--dlib.udn.vn-module-chi-tiet-sach?RecordID=91782025-04-21T00:00:00ZA design of 32KB SRAM combining row and column redundancyThiết kế bộ nhớ SRAM 32KB kết hợp kỹ thuật dự trữ hàng và cộtTạp chí Khoa học và Công nghệ Đại học Đà Nẵng, Số 05(90). 2015; Trang 161 - 165.vieĐại học Đà Nẵnghttps://dlib.udn.vn/module/chi-tiet-sach?RecordID=9178
|
| institution |
Trung tâm Công nghệ thông tin và Học liệu số, Đại học Đà Nẵng
|
| collection |
DSpace
|
| language |
vie
|
| title |
A design of 32KB SRAM combining row and column redundancy
|
| spellingShingle |
A design of 32KB SRAM combining row and column redundancy
|
| title_short |
A design of 32KB SRAM combining row and column redundancy
|
| title_full |
A design of 32KB SRAM combining row and column redundancy
|
| title_fullStr |
A design of 32KB SRAM combining row and column redundancy
|
| title_full_unstemmed |
A design of 32KB SRAM combining row and column redundancy
|
| title_sort |
design of 32kb sram combining row and column redundancy
|
| url |
https://dlib.udn.vn/module/chi-tiet-sach?RecordID=9178
|
| _version_ |
1848664309126660096
|
