A design of 32KB SRAM combining row and column redundancy
Spremljeno u:
| Jezik: | vie |
|---|---|
| Online pristup: | https://dlib.udn.vn/module/chi-tiet-sach?RecordID=9178 |
| Oznake: |
Dodaj oznaku
Bez oznaka, Budi prvi tko označuje ovaj zapis!
|
| Thư viện lưu trữ: | Trung tâm Công nghệ thông tin và Học liệu số, Đại học Đà Nẵng |
|---|
Similar Items
- Mean - a supporting tool for analysing and designing SRAM cells
-
Logic-based design of groundwater monitoring network for redundancy reduction /
od: Dhar, Anirban. -
Development of a calculation program to design wagon wheelsets based on the reliability of redundant joints
od: Đỗ, Đức Tuấn, i dr.
Izdano: (2024) -
Phố Cannery Row
od: Steinbeck, John
Izdano: (2018) -
CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies
od: Pavlov, Andrei, i dr.
Izdano: (2020)