Efficient Low-Latency Hardware Architecture for Module-Lattice-Based Digital Signature Standard
IEEE Access, Vol 12; pp: 32395-32407.
Enregistré dans:
| Auteurs principaux: | , , |
|---|---|
| Format: | Bài viết |
| Langue: | Vietnamese |
| Publié: |
IEEE
2024
|
| Sujets: | |
| Accès en ligne: | https://elib.vku.udn.vn/handle/123456789/4013 |
| Tags: |
Ajouter un tag
Pas de tags, Soyez le premier à ajouter un tag!
|
| Thư viện lưu trữ: | Trường Đại học Công nghệ Thông tin và Truyền thông Việt Hàn - Đại học Đà Nẵng |
|---|