Efficient Low-Latency Hardware Architecture for Module-Lattice-Based Digital Signature Standard
IEEE Access, Vol 12; pp: 32395-32407.
Wedi'i Gadw mewn:
| Prif Awduron: | , , |
|---|---|
| Fformat: | Bài viết |
| Iaith: | Vietnamese |
| Cyhoeddwyd: |
IEEE
2024
|
| Pynciau: | |
| Mynediad Ar-lein: | https://elib.vku.udn.vn/handle/123456789/4013 |
| Tagiau: |
Ychwanegu Tag
Dim Tagiau, Byddwch y cyntaf i dagio'r cofnod hwn!
|
| Thư viện lưu trữ: | Trường Đại học Công nghệ Thông tin và Truyền thông Việt Hàn - Đại học Đà Nẵng |
|---|