Về một phương pháp nâng cao hiệu năng hệ xử lý song song dựa trên lý thuyết hàng đợi và công nghệ FPGA
Gardado en:
| Những tác giả chính: | Đỗ Xuân, Tiến, Chu Đức, Toàn |
|---|---|
| Formato: | Artigo |
| Idioma: | Vietnamese |
| Publicado: |
2014
|
| Những chủ đề: | |
| Acceso en liña: | http://thuvien.due.udn.vn:8080/dspace/handle/TVDHKT/11566 |
| Các nhãn: |
Engadir etiqueta
Sen Etiquetas, Sexa o primeiro en etiquetar este rexistro!
|
| Thư viện lưu trữ: | Trường Đại học Kinh tế - Đại học Đà Nẵng |
|---|
Títulos similares
-
Research, design, and implementation of a hardware accelerator for the present encryption algorithm on an FPGA using pipeline and parallelization techniques
por: Nguyen, Xuan Vu
Publicado: (2026) -
Research and design of a real-time Sobel edge detection hardware accelerator on FPGA platform
por: Ha, Van Top, et al.
Publicado: (2026) -
Research, Design, Testing and FPGA Implementation of a Pipelined RISC-V Processor
por: Duong, Quang Huy
Publicado: (2026) -
Research and Design of an Application Layer DDoS Attack Mitigation Solution Based on SoC-FPGA Technology
por: Pham, Van Luan
Publicado: (2025) -
Design and Development of a Radix-2 FFT Processor for Real-Time Audio Signal Analysis on FPGA
por: Le, Van Nguyen
Publicado: (2026)