Về một phương pháp nâng cao hiệu năng hệ xử lý song song dựa trên lý thuyết hàng đợi và công nghệ FPGA
Đã lưu trong:
| Những tác giả chính: | Đỗ Xuân, Tiến, Chu Đức, Toàn |
|---|---|
| 格式: | Bài viết |
| 語言: | Vietnamese |
| 出版: |
2014
|
| 主題: | |
| 在線閱讀: | http://thuvien.due.udn.vn:8080/dspace/handle/TVDHKT/11566 |
| 標簽: |
添加標簽
沒有標簽, 成為第一個標記此記錄!
|
| Thư viện lưu trữ: | Trường Đại học Kinh tế - Đại học Đà Nẵng |
|---|
相似書籍
-
Research, design, and implementation of a hardware accelerator for the present encryption algorithm on an FPGA using pipeline and parallelization techniques
由: Nguyen, Xuan Vu
出版: (2026) -
Research and design of a real-time Sobel edge detection hardware accelerator on FPGA platform
由: Ha, Van Top, et al.
出版: (2026) -
Research, Design, Testing and FPGA Implementation of a Pipelined RISC-V Processor
由: Duong, Quang Huy
出版: (2026) -
Research and Design of an Application Layer DDoS Attack Mitigation Solution Based on SoC-FPGA Technology
由: Pham, Van Luan
出版: (2025) -
Design and Development of a Radix-2 FFT Processor for Real-Time Audio Signal Analysis on FPGA
由: Le, Van Nguyen
出版: (2026)