Về một phương pháp nâng cao hiệu năng hệ xử lý song song dựa trên lý thuyết hàng đợi và công nghệ FPGA
Uloženo v:
| Hlavní autoři: | Đỗ Xuân, Tiến, Chu Đức, Toàn |
|---|---|
| Médium: | Článek |
| Jazyk: | Vietnamese |
| Vydáno: |
2014
|
| Témata: | |
| On-line přístup: | http://thuvien.due.udn.vn:8080/dspace/handle/TVDHKT/11566 |
| Tagy: |
Přidat tag
Žádné tagy, Buďte první, kdo otaguje tento záznam!
|
| Thư viện lưu trữ: | Trường Đại học Kinh tế - Đại học Đà Nẵng |
|---|
Podobné jednotky
-
Research, design, and implementation of a hardware accelerator for the present encryption algorithm on an FPGA using pipeline and parallelization techniques
Autor: Nguyen, Xuan Vu
Vydáno: (2026) -
Research and design of a real-time Sobel edge detection hardware accelerator on FPGA platform
Autor: Ha, Van Top, a další
Vydáno: (2026) -
Research, Design, Testing and FPGA Implementation of a Pipelined RISC-V Processor
Autor: Duong, Quang Huy
Vydáno: (2026) -
Research and Design of an Application Layer DDoS Attack Mitigation Solution Based on SoC-FPGA Technology
Autor: Pham, Van Luan
Vydáno: (2025) -
Design and Development of a Radix-2 FFT Processor for Real-Time Audio Signal Analysis on FPGA
Autor: Le, Van Nguyen
Vydáno: (2026)