Về một phương pháp nâng cao hiệu năng hệ xử lý song song dựa trên lý thuyết hàng đợi và công nghệ FPGA
Đã lưu trong:
Những tác giả chính: | Đỗ Xuân, Tiến, Chu Đức, Toàn |
---|---|
Định dạng: | Bài viết |
Ngôn ngữ: | Vietnamese |
Được phát hành: |
2018
|
Những chủ đề: | |
Truy cập trực tuyến: | http://thuvien.ued.udn.vn/handle/TVDHSPDN_123456789/44634 |
Các nhãn: |
Thêm thẻ
Không có thẻ, Là người đầu tiên thẻ bản ghi này!
|
Thư viện lưu trữ: | Trung tâm Học liệu và E-Learning, Trường Đại học Sư phạm – Đại học Đà Nẵng |
---|
Những quyển sách tương tự
-
Về một phương pháp nâng cao hiệu năng hệ xử lý song song dựa trên lý thuyết hàng đợi và công nghệ FPGA
Bỡi: Đỗ Xuân, Tiến, et al.
Được phát hành: (2015) -
Về một phương pháp nâng cao hiệu năng hệ xử lý song song dựa trên lý thuyết hàng đợi và công nghệ FPGA
Bỡi: Đỗ Xuân, Tiến, et al.
Được phát hành: (2018) -
Thiết kế trên FPGA để loại ồn cho tín hiệu nhờ biến đổi sóng con
Bỡi: Nguyễn Quốc, Tuấn, et al.
Được phát hành: (2015) -
Thiết kế trên FPGA để loại ồn cho tín hiệu nhờ biến đổi sóng con
Bỡi: Nguyễn Quốc, Tuấn, et al.
Được phát hành: (2018) - Compiling C-like languages to FPGA hardware : Some novel approaches targeting data memory organization /