Nghiên cứu xây dựng thử nghiệm tầng vật lý cho giao thức hart sử dụng ic analog devices
Sparad:
Huvudupphovsmän: | Hoàng, Sỹ Hồng, Hoàng, Ngọc Nhân |
---|---|
Materialtyp: | Artikel |
Språk: | Vietnamese |
Publicerad: |
2024
|
Ämnen: | |
Länkar: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/232020 |
Taggar: |
Lägg till en tagg
Inga taggar, Lägg till första taggen!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Liknande verk
-
Hart's postscript
av: Coleman, Jules
Publicerad: (2001) -
Automatic Analog IC Sizing and Optimization Constrained with PVT Corners and Layout Effects
av: Lourenço, Nuno, et al.
Publicerad: (2020) -
Yield-Aware Analog IC Design and Optimization in Nanometer-scale Technologies. 1st ed.
av: Canelas, António Manuel Lourenço, et al.
Publicerad: (2020) -
Silicon Analog Components:
Device Design, Process Integration, Characterization, and Reliability
av: El-Kareh, Badih, et al.
Publicerad: (2016) -
Đơn giản hóa quá trình trao đổi dữ liệu nhờ chuẩn HART - IP
av: Nhật, Minh
Publicerad: (2024)