Nghiên cứu xây dựng thử nghiệm tầng vật lý cho giao thức hart sử dụng ic analog devices
Đã lưu trong:
Những tác giả chính: | Hoàng, Sỹ Hồng, Hoàng, Ngọc Nhân |
---|---|
Định dạng: | Bài viết |
Ngôn ngữ: | Vietnamese |
Được phát hành: |
2024
|
Những chủ đề: | |
Truy cập trực tuyến: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/232020 |
Các nhãn: |
Thêm thẻ
Không có thẻ, Là người đầu tiên thẻ bản ghi này!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Những quyển sách tương tự
-
Hart's postscript
Bỡi: Coleman, Jules
Được phát hành: (2001) -
Automatic Analog IC Sizing and Optimization Constrained with PVT Corners and Layout Effects
Bỡi: Lourenço, Nuno, et al.
Được phát hành: (2020) -
Yield-Aware Analog IC Design and Optimization in Nanometer-scale Technologies. 1st ed.
Bỡi: Canelas, António Manuel Lourenço, et al.
Được phát hành: (2020) -
Silicon Analog Components:
Device Design, Process Integration, Characterization, and Reliability
Bỡi: El-Kareh, Badih, et al.
Được phát hành: (2016) -
High-Performance AD and DA Converters, IC Design in Scaled Technologies, and Time-Domain Signal Processing:
Advances in Analog Circuit Design 2014
Bỡi: Harpe, Pieter, et al.
Được phát hành: (2016)