Nghiên cứu xây dựng thử nghiệm tầng vật lý cho giao thức hart sử dụng ic analog devices
محفوظ في:
المؤلفون الرئيسيون: | Hoàng, Sỹ Hồng, Hoàng, Ngọc Nhân |
---|---|
التنسيق: | مقال |
اللغة: | Vietnamese |
منشور في: |
2024
|
الموضوعات: | |
الوصول للمادة أونلاين: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/232020 |
الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
مواد مشابهة
-
Hart's postscript
بواسطة: Coleman, Jules
منشور في: (2001) -
Automatic Analog IC Sizing and Optimization Constrained with PVT Corners and Layout Effects
بواسطة: Lourenço, Nuno, وآخرون
منشور في: (2020) -
Yield-Aware Analog IC Design and Optimization in Nanometer-scale Technologies. 1st ed.
بواسطة: Canelas, António Manuel Lourenço, وآخرون
منشور في: (2020) -
Silicon Analog Components:
Device Design, Process Integration, Characterization, and Reliability
بواسطة: El-Kareh, Badih, وآخرون
منشور في: (2016) -
Đơn giản hóa quá trình trao đổi dữ liệu nhờ chuẩn HART - IP
بواسطة: Nhật, Minh
منشور في: (2024)