Nghiên cứu xây dựng thử nghiệm tầng vật lý cho giao thức hart sử dụng ic analog devices
Uloženo v:
Hlavní autoři: | Hoàng, Sỹ Hồng, Hoàng, Ngọc Nhân |
---|---|
Médium: | Článek |
Jazyk: | Vietnamese |
Vydáno: |
2024
|
Témata: | |
On-line přístup: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/232020 |
Tagy: |
Přidat tag
Žádné tagy, Buďte první, kdo otaguje tento záznam!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Podobné jednotky
-
Hart's postscript
Autor: Coleman, Jules
Vydáno: (2001) -
Automatic Analog IC Sizing and Optimization Constrained with PVT Corners and Layout Effects
Autor: Lourenço, Nuno, a další
Vydáno: (2020) -
Yield-Aware Analog IC Design and Optimization in Nanometer-scale Technologies. 1st ed.
Autor: Canelas, António Manuel Lourenço, a další
Vydáno: (2020) -
Silicon Analog Components:
Device Design, Process Integration, Characterization, and Reliability
Autor: El-Kareh, Badih, a další
Vydáno: (2016) -
Đơn giản hóa quá trình trao đổi dữ liệu nhờ chuẩn HART - IP
Autor: Nhật, Minh
Vydáno: (2024)