Nghiên cứu xây dựng thử nghiệm tầng vật lý cho giao thức hart sử dụng ic analog devices
Wedi'i Gadw mewn:
Prif Awduron: | Hoàng, Sỹ Hồng, Hoàng, Ngọc Nhân |
---|---|
Fformat: | Erthygl |
Iaith: | Vietnamese |
Cyhoeddwyd: |
2024
|
Pynciau: | |
Mynediad Ar-lein: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/232020 |
Tagiau: |
Ychwanegu Tag
Dim Tagiau, Byddwch y cyntaf i dagio'r cofnod hwn!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Eitemau Tebyg
-
Hart's postscript
gan: Coleman, Jules
Cyhoeddwyd: (2001) -
Automatic Analog IC Sizing and Optimization Constrained with PVT Corners and Layout Effects
gan: Lourenço, Nuno, et al.
Cyhoeddwyd: (2020) -
Yield-Aware Analog IC Design and Optimization in Nanometer-scale Technologies. 1st ed.
gan: Canelas, António Manuel Lourenço, et al.
Cyhoeddwyd: (2020) -
Silicon Analog Components:
Device Design, Process Integration, Characterization, and Reliability
gan: El-Kareh, Badih, et al.
Cyhoeddwyd: (2016) -
Đơn giản hóa quá trình trao đổi dữ liệu nhờ chuẩn HART - IP
gan: Nhật, Minh
Cyhoeddwyd: (2024)