Nghiên cứu xây dựng thử nghiệm tầng vật lý cho giao thức hart sử dụng ic analog devices
Đã lưu trong:
Những tác giả chính: | Hoàng, Sỹ Hồng, Hoàng, Ngọc Nhân |
---|---|
Format: | Bài viết |
Sprog: | Vietnamese |
Udgivet: |
2024
|
Fag: | |
Online adgang: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/232020 |
Tags: |
Tilføj Tag
Ingen Tags, Vær først til at tagge denne postø!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Lignende værker
-
Hart's postscript
af: Coleman, Jules
Udgivet: (2001) -
Automatic Analog IC Sizing and Optimization Constrained with PVT Corners and Layout Effects
af: Lourenço, Nuno, et al.
Udgivet: (2020) -
Yield-Aware Analog IC Design and Optimization in Nanometer-scale Technologies. 1st ed.
af: Canelas, António Manuel Lourenço, et al.
Udgivet: (2020) -
Silicon Analog Components:
Device Design, Process Integration, Characterization, and Reliability
af: El-Kareh, Badih, et al.
Udgivet: (2016) -
Đơn giản hóa quá trình trao đổi dữ liệu nhờ chuẩn HART - IP
af: Nhật, Minh
Udgivet: (2024)