Nghiên cứu xây dựng thử nghiệm tầng vật lý cho giao thức hart sử dụng ic analog devices
Gespeichert in:
Hauptverfasser: | Hoàng, Sỹ Hồng, Hoàng, Ngọc Nhân |
---|---|
Format: | Artikel |
Sprache: | Vietnamese |
Veröffentlicht: |
2024
|
Schlagworte: | |
Online Zugang: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/232020 |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Ähnliche Einträge
-
Hart's postscript
von: Coleman, Jules
Veröffentlicht: (2001) -
Automatic Analog IC Sizing and Optimization Constrained with PVT Corners and Layout Effects
von: Lourenço, Nuno, et al.
Veröffentlicht: (2020) -
Yield-Aware Analog IC Design and Optimization in Nanometer-scale Technologies. 1st ed.
von: Canelas, António Manuel Lourenço, et al.
Veröffentlicht: (2020) -
Silicon Analog Components:
Device Design, Process Integration, Characterization, and Reliability
von: El-Kareh, Badih, et al.
Veröffentlicht: (2016) -
Đơn giản hóa quá trình trao đổi dữ liệu nhờ chuẩn HART - IP
von: Nhật, Minh
Veröffentlicht: (2024)