Nghiên cứu xây dựng thử nghiệm tầng vật lý cho giao thức hart sử dụng ic analog devices
Αποθηκεύτηκε σε:
Κύριοι συγγραφείς: | Hoàng, Sỹ Hồng, Hoàng, Ngọc Nhân |
---|---|
Μορφή: | Άρθρο |
Γλώσσα: | Vietnamese |
Έκδοση: |
2024
|
Θέματα: | |
Διαθέσιμο Online: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/232020 |
Ετικέτες: |
Προσθήκη ετικέτας
Δεν υπάρχουν, Καταχωρήστε ετικέτα πρώτοι!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Παρόμοια τεκμήρια
-
Hart's postscript
ανά: Coleman, Jules
Έκδοση: (2001) -
Automatic Analog IC Sizing and Optimization Constrained with PVT Corners and Layout Effects
ανά: Lourenço, Nuno, κ.ά.
Έκδοση: (2020) -
Yield-Aware Analog IC Design and Optimization in Nanometer-scale Technologies. 1st ed.
ανά: Canelas, António Manuel Lourenço, κ.ά.
Έκδοση: (2020) -
Silicon Analog Components:
Device Design, Process Integration, Characterization, and Reliability
ανά: El-Kareh, Badih, κ.ά.
Έκδοση: (2016) -
Đơn giản hóa quá trình trao đổi dữ liệu nhờ chuẩn HART - IP
ανά: Nhật, Minh
Έκδοση: (2024)