Nghiên cứu xây dựng thử nghiệm tầng vật lý cho giao thức hart sử dụng ic analog devices
Gorde:
Egile Nagusiak: | Hoàng, Sỹ Hồng, Hoàng, Ngọc Nhân |
---|---|
Formatua: | Artikulua |
Hizkuntza: | Vietnamese |
Argitaratua: |
2024
|
Gaiak: | |
Sarrera elektronikoa: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/232020 |
Etiketak: |
Etiketa erantsi
Etiketarik gabe, Izan zaitez lehena erregistro honi etiketa jartzen!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Antzeko izenburuak
-
Hart's postscript
nork: Coleman, Jules
Argitaratua: (2001) -
Automatic Analog IC Sizing and Optimization Constrained with PVT Corners and Layout Effects
nork: Lourenço, Nuno, et al.
Argitaratua: (2020) -
Yield-Aware Analog IC Design and Optimization in Nanometer-scale Technologies. 1st ed.
nork: Canelas, António Manuel Lourenço, et al.
Argitaratua: (2020) -
Silicon Analog Components:
Device Design, Process Integration, Characterization, and Reliability
nork: El-Kareh, Badih, et al.
Argitaratua: (2016) -
Đơn giản hóa quá trình trao đổi dữ liệu nhờ chuẩn HART - IP
nork: Nhật, Minh
Argitaratua: (2024)