Nghiên cứu xây dựng thử nghiệm tầng vật lý cho giao thức hart sử dụng ic analog devices
Đã lưu trong:
Những tác giả chính: | Hoàng, Sỹ Hồng, Hoàng, Ngọc Nhân |
---|---|
Formáid: | Bài viết |
Teanga: | Vietnamese |
Foilsithe: |
2024
|
Ábhair: | |
Rochtain Ar Líne: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/232020 |
Clibeanna: |
Cuir Clib Leis
Gan Chlibeanna, Bí ar an gcéad duine leis an taifead seo a chlibeáil!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Míreanna Comhchosúla
-
Hart's postscript
le: Coleman, Jules
Foilsithe: (2001) -
Automatic Analog IC Sizing and Optimization Constrained with PVT Corners and Layout Effects
le: Lourenço, Nuno, et al.
Foilsithe: (2020) -
Yield-Aware Analog IC Design and Optimization in Nanometer-scale Technologies. 1st ed.
le: Canelas, António Manuel Lourenço, et al.
Foilsithe: (2020) -
Silicon Analog Components:
Device Design, Process Integration, Characterization, and Reliability
le: El-Kareh, Badih, et al.
Foilsithe: (2016) -
Đơn giản hóa quá trình trao đổi dữ liệu nhờ chuẩn HART - IP
le: Nhật, Minh
Foilsithe: (2024)