Nghiên cứu xây dựng thử nghiệm tầng vật lý cho giao thức hart sử dụng ic analog devices
שמור ב:
Những tác giả chính: | Hoàng, Sỹ Hồng, Hoàng, Ngọc Nhân |
---|---|
פורמט: | Bài viết |
שפה: | Vietnamese |
יצא לאור: |
2024
|
נושאים: | |
גישה מקוונת: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/232020 |
תגים: |
הוספת תג
אין תגיות, היה/י הראשונ/ה לתייג את הרשומה!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
פריטים דומים
-
Hart's postscript
מאת: Coleman, Jules
יצא לאור: (2001) -
Automatic Analog IC Sizing and Optimization Constrained with PVT Corners and Layout Effects
מאת: Lourenço, Nuno, et al.
יצא לאור: (2020) -
Yield-Aware Analog IC Design and Optimization in Nanometer-scale Technologies. 1st ed.
מאת: Canelas, António Manuel Lourenço, et al.
יצא לאור: (2020) -
Silicon Analog Components:
Device Design, Process Integration, Characterization, and Reliability
מאת: El-Kareh, Badih, et al.
יצא לאור: (2016) -
Đơn giản hóa quá trình trao đổi dữ liệu nhờ chuẩn HART - IP
מאת: Nhật, Minh
יצא לאור: (2024)