Nghiên cứu xây dựng thử nghiệm tầng vật lý cho giao thức hart sử dụng ic analog devices
Bewaard in:
Hoofdauteurs: | Hoàng, Sỹ Hồng, Hoàng, Ngọc Nhân |
---|---|
Formaat: | Artikel |
Taal: | Vietnamese |
Gepubliceerd in: |
2024
|
Onderwerpen: | |
Online toegang: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/232020 |
Tags: |
Voeg label toe
Geen labels, Wees de eerste die dit record labelt!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Gelijkaardige items
-
Hart's postscript
door: Coleman, Jules
Gepubliceerd in: (2001) -
Automatic Analog IC Sizing and Optimization Constrained with PVT Corners and Layout Effects
door: Lourenço, Nuno, et al.
Gepubliceerd in: (2020) -
Yield-Aware Analog IC Design and Optimization in Nanometer-scale Technologies. 1st ed.
door: Canelas, António Manuel Lourenço, et al.
Gepubliceerd in: (2020) -
Silicon Analog Components:
Device Design, Process Integration, Characterization, and Reliability
door: El-Kareh, Badih, et al.
Gepubliceerd in: (2016) -
Đơn giản hóa quá trình trao đổi dữ liệu nhờ chuẩn HART - IP
door: Nhật, Minh
Gepubliceerd in: (2024)