Nghiên cứu xây dựng thử nghiệm tầng vật lý cho giao thức hart sử dụng ic analog devices
Na minha lista:
Principais autores: | Hoàng, Sỹ Hồng, Hoàng, Ngọc Nhân |
---|---|
Formato: | Atigo |
Idioma: | Vietnamese |
Publicado em: |
2024
|
Assuntos: | |
Acesso em linha: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/232020 |
Tags: |
Adicionar Tag
Sem tags, seja o primeiro a adicionar uma tag!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Registros relacionados
-
Hart's postscript
por: Coleman, Jules
Publicado em: (2001) -
Automatic Analog IC Sizing and Optimization Constrained with PVT Corners and Layout Effects
por: Lourenço, Nuno, et al.
Publicado em: (2020) -
Yield-Aware Analog IC Design and Optimization in Nanometer-scale Technologies. 1st ed.
por: Canelas, António Manuel Lourenço, et al.
Publicado em: (2020) -
Silicon Analog Components:
Device Design, Process Integration, Characterization, and Reliability
por: El-Kareh, Badih, et al.
Publicado em: (2016) -
Đơn giản hóa quá trình trao đổi dữ liệu nhờ chuẩn HART - IP
por: Nhật, Minh
Publicado em: (2024)