Nghiên cứu xây dựng thử nghiệm tầng vật lý cho giao thức hart sử dụng ic analog devices
Сохранить в:
Главные авторы: | Hoàng, Sỹ Hồng, Hoàng, Ngọc Nhân |
---|---|
Формат: | Статья |
Язык: | Vietnamese |
Опубликовано: |
2024
|
Предметы: | |
Online-ссылка: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/232020 |
Метки: |
Добавить метку
Нет меток, Требуется 1-ая метка записи!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Схожие документы
-
Hart's postscript
по: Coleman, Jules
Опубликовано: (2001) -
Automatic Analog IC Sizing and Optimization Constrained with PVT Corners and Layout Effects
по: Lourenço, Nuno, et al.
Опубликовано: (2020) -
Yield-Aware Analog IC Design and Optimization in Nanometer-scale Technologies. 1st ed.
по: Canelas, António Manuel Lourenço, et al.
Опубликовано: (2020) -
Silicon Analog Components:
Device Design, Process Integration, Characterization, and Reliability
по: El-Kareh, Badih, et al.
Опубликовано: (2016) -
Đơn giản hóa quá trình trao đổi dữ liệu nhờ chuẩn HART - IP
по: Nhật, Minh
Опубликовано: (2024)