Closing the Power Gap between ASIC & Custom
সংরক্ষণ করুন:
প্রধান লেখক: | Chinnery, David, Keutzer, Kurt |
---|---|
বিন্যাস: | গ্রন্থ |
ভাষা: | English |
প্রকাশিত: |
Springer US
2020
|
বিষয়গুলি: | |
অনলাইন ব্যবহার করুন: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/83695 |
ট্যাগগুলো: |
ট্যাগ যুক্ত করুন
কোনো ট্যাগ নেই, প্রথমজন হিসাবে ট্যাগ করুন!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
অনুরূপ উপাদানগুলি
-
Verilog and SystemVerilog Gotchas
অনুযায়ী: Sutherland, Stuart, অন্যান্য
প্রকাশিত: (2020) -
CMOS Active Inductors and Transformers
অনুযায়ী: Yuan, Fei
প্রকাশিত: (2020) -
Hardware Verification with System Verilog
অনুযায়ী: Mintz, Mike, অন্যান্য
প্রকাশিত: (2020) -
Routing Congestion in VLSI Circuits
অনুযায়ী: Saxena, Prashant, অন্যান্য
প্রকাশিত: (2020) -
Open Verification Methodology Cookbook
অনুযায়ী: Glasser, Mark
প্রকাশিত: (2020)