Closing the Power Gap between ASIC & Custom
Đã lưu trong:
Những tác giả chính: | Chinnery, David, Keutzer, Kurt |
---|---|
Định dạng: | Sách |
Ngôn ngữ: | English |
Được phát hành: |
Springer US
2020
|
Những chủ đề: | |
Truy cập trực tuyến: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/83695 |
Các nhãn: |
Thêm thẻ
Không có thẻ, Là người đầu tiên thẻ bản ghi này!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Những quyển sách tương tự
-
Verilog and SystemVerilog Gotchas
Bỡi: Sutherland, Stuart, et al.
Được phát hành: (2020) -
CMOS Active Inductors and Transformers
Bỡi: Yuan, Fei
Được phát hành: (2020) -
Hardware Verification with System Verilog
Bỡi: Mintz, Mike, et al.
Được phát hành: (2020) -
Routing Congestion in VLSI Circuits
Bỡi: Saxena, Prashant, et al.
Được phát hành: (2020) -
Open Verification Methodology Cookbook
Bỡi: Glasser, Mark
Được phát hành: (2020)