Closing the Power Gap between ASIC & Custom
Αποθηκεύτηκε σε:
Κύριοι συγγραφείς: | Chinnery, David, Keutzer, Kurt |
---|---|
Μορφή: | Βιβλίο |
Γλώσσα: | English |
Έκδοση: |
Springer US
2020
|
Θέματα: | |
Διαθέσιμο Online: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/83695 |
Ετικέτες: |
Προσθήκη ετικέτας
Δεν υπάρχουν, Καταχωρήστε ετικέτα πρώτοι!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Παρόμοια τεκμήρια
-
Verilog and SystemVerilog Gotchas
ανά: Sutherland, Stuart, κ.ά.
Έκδοση: (2020) -
CMOS Active Inductors and Transformers
ανά: Yuan, Fei
Έκδοση: (2020) -
Hardware Verification with System Verilog
ανά: Mintz, Mike, κ.ά.
Έκδοση: (2020) -
Routing Congestion in VLSI Circuits
ανά: Saxena, Prashant, κ.ά.
Έκδοση: (2020) -
Open Verification Methodology Cookbook
ανά: Glasser, Mark
Έκδοση: (2020)