Closing the Power Gap between ASIC & Custom
Guardado en:
Autores principales: | Chinnery, David, Keutzer, Kurt |
---|---|
Formato: | Libro |
Lenguaje: | English |
Publicado: |
Springer US
2020
|
Materias: | |
Acceso en línea: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/83695 |
Etiquetas: |
Agregar Etiqueta
Sin Etiquetas, Sea el primero en etiquetar este registro!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Ejemplares similares
-
Verilog and SystemVerilog Gotchas
por: Sutherland, Stuart, et al.
Publicado: (2020) -
CMOS Active Inductors and Transformers
por: Yuan, Fei
Publicado: (2020) -
Hardware Verification with System Verilog
por: Mintz, Mike, et al.
Publicado: (2020) -
Routing Congestion in VLSI Circuits
por: Saxena, Prashant, et al.
Publicado: (2020) -
Open Verification Methodology Cookbook
por: Glasser, Mark
Publicado: (2020)