Closing the Power Gap between ASIC & Custom
Tallennettuna:
Päätekijät: | Chinnery, David, Keutzer, Kurt |
---|---|
Aineistotyyppi: | Kirja |
Kieli: | English |
Julkaistu: |
Springer US
2020
|
Aiheet: | |
Linkit: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/83695 |
Tagit: |
Lisää tagi
Ei tageja, Lisää ensimmäinen tagi!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Samankaltaisia teoksia
-
Verilog and SystemVerilog Gotchas
Tekijä: Sutherland, Stuart, et al.
Julkaistu: (2020) -
CMOS Active Inductors and Transformers
Tekijä: Yuan, Fei
Julkaistu: (2020) -
Hardware Verification with System Verilog
Tekijä: Mintz, Mike, et al.
Julkaistu: (2020) -
Routing Congestion in VLSI Circuits
Tekijä: Saxena, Prashant, et al.
Julkaistu: (2020) -
Open Verification Methodology Cookbook
Tekijä: Glasser, Mark
Julkaistu: (2020)