Closing the Power Gap between ASIC & Custom
Enregistré dans:
Auteurs principaux: | Chinnery, David, Keutzer, Kurt |
---|---|
Format: | Livre |
Langue: | English |
Publié: |
Springer US
2020
|
Sujets: | |
Accès en ligne: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/83695 |
Tags: |
Ajouter un tag
Pas de tags, Soyez le premier à ajouter un tag!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Documents similaires
-
Verilog and SystemVerilog Gotchas
par: Sutherland, Stuart, et autres
Publié: (2020) -
CMOS Active Inductors and Transformers
par: Yuan, Fei
Publié: (2020) -
Hardware Verification with System Verilog
par: Mintz, Mike, et autres
Publié: (2020) -
Routing Congestion in VLSI Circuits
par: Saxena, Prashant, et autres
Publié: (2020) -
Open Verification Methodology Cookbook
par: Glasser, Mark
Publié: (2020)