Closing the Power Gap between ASIC & Custom
Salvato in:
Autori principali: | Chinnery, David, Keutzer, Kurt |
---|---|
Natura: | Libro |
Lingua: | English |
Pubblicazione: |
Springer US
2020
|
Soggetti: | |
Accesso online: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/83695 |
Tags: |
Aggiungi Tag
Nessun Tag, puoi essere il primo ad aggiungerne! !
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Documenti analoghi
-
Verilog and SystemVerilog Gotchas
di: Sutherland, Stuart, et al.
Pubblicazione: (2020) -
CMOS Active Inductors and Transformers
di: Yuan, Fei
Pubblicazione: (2020) -
Hardware Verification with System Verilog
di: Mintz, Mike, et al.
Pubblicazione: (2020) -
Routing Congestion in VLSI Circuits
di: Saxena, Prashant, et al.
Pubblicazione: (2020) -
Open Verification Methodology Cookbook
di: Glasser, Mark
Pubblicazione: (2020)