Closing the Power Gap between ASIC & Custom
保存先:
主要な著者: | Chinnery, David, Keutzer, Kurt |
---|---|
フォーマット: | 図書 |
言語: | English |
出版事項: |
Springer US
2020
|
主題: | |
オンライン・アクセス: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/83695 |
タグ: |
タグ追加
タグなし, このレコードへの初めてのタグを付けませんか!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
類似資料
-
Verilog and SystemVerilog Gotchas
著者:: Sutherland, Stuart, 等
出版事項: (2020) -
CMOS Active Inductors and Transformers
著者:: Yuan, Fei
出版事項: (2020) -
Hardware Verification with System Verilog
著者:: Mintz, Mike, 等
出版事項: (2020) -
Routing Congestion in VLSI Circuits
著者:: Saxena, Prashant, 等
出版事項: (2020) -
Open Verification Methodology Cookbook
著者:: Glasser, Mark
出版事項: (2020)