Closing the Power Gap between ASIC & Custom
Zapisane w:
Główni autorzy: | Chinnery, David, Keutzer, Kurt |
---|---|
Format: | Książka |
Język: | English |
Wydane: |
Springer US
2020
|
Hasła przedmiotowe: | |
Dostęp online: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/83695 |
Etykiety: |
Dodaj etykietę
Nie ma etykietki, Dołącz pierwszą etykiete!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Podobne zapisy
-
Verilog and SystemVerilog Gotchas
od: Sutherland, Stuart, i wsp.
Wydane: (2020) -
CMOS Active Inductors and Transformers
od: Yuan, Fei
Wydane: (2020) -
Hardware Verification with System Verilog
od: Mintz, Mike, i wsp.
Wydane: (2020) -
Routing Congestion in VLSI Circuits
od: Saxena, Prashant, i wsp.
Wydane: (2020) -
Open Verification Methodology Cookbook
od: Glasser, Mark
Wydane: (2020)