Closing the Power Gap between ASIC & Custom
Na minha lista:
Principais autores: | Chinnery, David, Keutzer, Kurt |
---|---|
Formato: | Livro |
Idioma: | English |
Publicado em: |
Springer US
2020
|
Assuntos: | |
Acesso em linha: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/83695 |
Tags: |
Adicionar Tag
Sem tags, seja o primeiro a adicionar uma tag!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Registros relacionados
-
Verilog and SystemVerilog Gotchas
por: Sutherland, Stuart, et al.
Publicado em: (2020) -
CMOS Active Inductors and Transformers
por: Yuan, Fei
Publicado em: (2020) -
Hardware Verification with System Verilog
por: Mintz, Mike, et al.
Publicado em: (2020) -
Routing Congestion in VLSI Circuits
por: Saxena, Prashant, et al.
Publicado em: (2020) -
Open Verification Methodology Cookbook
por: Glasser, Mark
Publicado em: (2020)