Closing the Power Gap between ASIC & Custom
Сохранить в:
Главные авторы: | Chinnery, David, Keutzer, Kurt |
---|---|
Формат: | |
Язык: | English |
Опубликовано: |
Springer US
2020
|
Предметы: | |
Online-ссылка: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/83695 |
Метки: |
Добавить метку
Нет меток, Требуется 1-ая метка записи!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Схожие документы
-
Verilog and SystemVerilog Gotchas
по: Sutherland, Stuart, et al.
Опубликовано: (2020) -
CMOS Active Inductors and Transformers
по: Yuan, Fei
Опубликовано: (2020) -
Hardware Verification with System Verilog
по: Mintz, Mike, et al.
Опубликовано: (2020) -
Routing Congestion in VLSI Circuits
по: Saxena, Prashant, et al.
Опубликовано: (2020) -
Open Verification Methodology Cookbook
по: Glasser, Mark
Опубликовано: (2020)