CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies
Đã lưu trong:
Những tác giả chính: | Pavlov, Andrei, Sachdev, Manoj |
---|---|
Định dạng: | Sách |
Ngôn ngữ: | English |
Được phát hành: |
Springer Netherlands
2020
|
Những chủ đề: | |
Truy cập trực tuyến: | http://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/85224 |
Các nhãn: |
Thêm thẻ
Không có thẻ, Là người đầu tiên thẻ bản ghi này!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Những quyển sách tương tự
-
Defect-Oriented Testing for Nano-Metric CMOS VLSI Circuits
Bỡi: Sachdev, Manoj, et al.
Được phát hành: (2020) -
ESD Protection Device and Circuit Design for Advanced CMOS Technologies
Bỡi: Semenov, Oleg, et al.
Được phát hành: (2020) -
Embedded Memories for Nano-Scale VLSIs
Bỡi: Zhang, Kevin
Được phát hành: (2020) -
Ultra-Low Voltage Nano-Scale Memories
Bỡi: Itoh, Kiyoo, et al.
Được phát hành: (2020) -
Design for Manufacturability and Yield for Nano-Scale CMOS
Bỡi: Chiang, Charles, et al.
Được phát hành: (2020)