CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies
Guardado en:
Autores principales: | Pavlov, Andrei, Sachdev, Manoj |
---|---|
Formato: | Libro |
Lenguaje: | English |
Publicado: |
Springer Netherlands
2020
|
Materias: | |
Acceso en línea: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/85224 |
Etiquetas: |
Agregar Etiqueta
Sin Etiquetas, Sea el primero en etiquetar este registro!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Ejemplares similares
-
Defect-Oriented Testing for Nano-Metric CMOS VLSI Circuits
por: Sachdev, Manoj, et al.
Publicado: (2020) -
ESD Protection Device and Circuit Design for Advanced CMOS Technologies
por: Semenov, Oleg, et al.
Publicado: (2020) -
Embedded Memories for Nano-Scale VLSIs
por: Zhang, Kevin
Publicado: (2020) -
Ultra-Low Voltage Nano-Scale Memories
por: Itoh, Kiyoo, et al.
Publicado: (2020) -
Design for Manufacturability and Yield for Nano-Scale CMOS
por: Chiang, Charles, et al.
Publicado: (2020)