CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies
Spremljeno u:
Glavni autori: | Pavlov, Andrei, Sachdev, Manoj |
---|---|
Format: | Knjiga |
Jezik: | English |
Izdano: |
Springer Netherlands
2020
|
Teme: | |
Online pristup: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/85224 |
Oznake: |
Dodaj oznaku
Bez oznaka, Budi prvi tko označuje ovaj zapis!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Similar Items
-
Defect-Oriented Testing for Nano-Metric CMOS VLSI Circuits
od: Sachdev, Manoj, i dr.
Izdano: (2020) -
ESD Protection Device and Circuit Design for Advanced CMOS Technologies
od: Semenov, Oleg, i dr.
Izdano: (2020) -
Embedded Memories for Nano-Scale VLSIs
od: Zhang, Kevin
Izdano: (2020) -
Ultra-Low Voltage Nano-Scale Memories
od: Itoh, Kiyoo, i dr.
Izdano: (2020) -
Design for Manufacturability and Yield for Nano-Scale CMOS
od: Chiang, Charles, i dr.
Izdano: (2020)