New Data Structures and Algorithms for Logic Synthesis and Verification
সংরক্ষণ করুন:
প্রধান লেখক: | Amaru, Luca Gaetano |
---|---|
বিন্যাস: | গ্রন্থ |
ভাষা: | English |
প্রকাশিত: |
Springer International Publishing
2020
|
বিষয়গুলি: | |
অনলাইন ব্যবহার করুন: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/85724 |
ট্যাগগুলো: |
ট্যাগ যুক্ত করুন
কোনো ট্যাগ নেই, প্রথমজন হিসাবে ট্যাগ করুন!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
অনুরূপ উপাদানগুলি
-
ASIC/SoC Functional Design Verification. 1st ed. 2018
অনুযায়ী: Mehta, Ashok B.
প্রকাশিত: (2020) -
Introduction to Logic Circuits & Logic Design with VHDL
অনুযায়ী: LaMeres, Brock J.
প্রকাশিত: (2020) -
Introduction to Logic Circuits & Logic Design with Verilog
অনুযায়ী: LaMeres, Brock J.
প্রকাশিত: (2020) -
High-Level Synthesis
অনুযায়ী: Coussy, Philippe, অন্যান্য
প্রকাশিত: (2020) -
Introduction to Logic Circuits & Logic Design with VHDL . 2nd ed.
অনুযায়ী: LaMeres, Brock J.
প্রকাশিত: (2020)