New Data Structures and Algorithms for Logic Synthesis and Verification
Đã lưu trong:
Tác giả chính: | Amaru, Luca Gaetano |
---|---|
Định dạng: | Sách |
Ngôn ngữ: | English |
Được phát hành: |
Springer International Publishing
2020
|
Những chủ đề: | |
Truy cập trực tuyến: | http://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/85724 |
Các nhãn: |
Thêm thẻ
Không có thẻ, Là người đầu tiên thẻ bản ghi này!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Những quyển sách tương tự
-
ASIC/SoC Functional Design Verification. 1st ed. 2018
Bỡi: Mehta, Ashok B.
Được phát hành: (2020) -
Introduction to Logic Circuits & Logic Design with VHDL
Bỡi: LaMeres, Brock J.
Được phát hành: (2020) -
Introduction to Logic Circuits & Logic Design with Verilog
Bỡi: LaMeres, Brock J.
Được phát hành: (2020) -
High-Level Synthesis
Bỡi: Coussy, Philippe, et al.
Được phát hành: (2020) -
Introduction to Logic Circuits & Logic Design with VHDL . 2nd ed.
Bỡi: LaMeres, Brock J.
Được phát hành: (2020)