New Data Structures and Algorithms for Logic Synthesis and Verification
Zapisane w:
1. autor: | Amaru, Luca Gaetano |
---|---|
Format: | Książka |
Język: | English |
Wydane: |
Springer International Publishing
2020
|
Hasła przedmiotowe: | |
Dostęp online: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/85724 |
Etykiety: |
Dodaj etykietę
Nie ma etykietki, Dołącz pierwszą etykiete!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Podobne zapisy
-
ASIC/SoC Functional Design Verification. 1st ed. 2018
od: Mehta, Ashok B.
Wydane: (2020) -
Introduction to Logic Circuits & Logic Design with VHDL
od: LaMeres, Brock J.
Wydane: (2020) -
Introduction to Logic Circuits & Logic Design with Verilog
od: LaMeres, Brock J.
Wydane: (2020) -
High-Level Synthesis
od: Coussy, Philippe, i wsp.
Wydane: (2020) -
Introduction to Logic Circuits & Logic Design with VHDL . 2nd ed.
od: LaMeres, Brock J.
Wydane: (2020)