Formal Verification of Simulink/Stateflow Diagrams
Uloženo v:
Hlavní autoři: | Zhan, Naijun, Wang, Shuling, Zhao, Hengjun |
---|---|
Médium: | Kniha |
Jazyk: | English |
Vydáno: |
Springer International Publishing
2020
|
Témata: | |
On-line přístup: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/85873 |
Tagy: |
Přidat tag
Žádné tagy, Buďte první, kdo otaguje tento záznam!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Podobné jednotky
-
Formal System Verification. 1st ed. 2018
Autor: Drechsler, Rolf
Vydáno: (2020) -
Invasive Computing for Mapping Parallel Programs to Many-Core Architectures. 1st ed. 2018
Autor: Weichslgartner, Andreas, a další
Vydáno: (2020) -
Energy-Efficient Smart Temperature Sensors in CMOS Technology. 1st ed. 2018
Autor: Souri, Kamran, a další
Vydáno: (2020) -
Neuro-inspired Computing Using Resistive Synaptic Devices
Autor: Yu, Shimeng
Vydáno: (2020) -
Circadian Rhythms for Future Resilient Electronic Systems
Autor: Guo, Xinfei, a další
Vydáno: (2020)