Formal Verification of Simulink/Stateflow Diagrams
Αποθηκεύτηκε σε:
Κύριοι συγγραφείς: | Zhan, Naijun, Wang, Shuling, Zhao, Hengjun |
---|---|
Μορφή: | Βιβλίο |
Γλώσσα: | English |
Έκδοση: |
Springer International Publishing
2020
|
Θέματα: | |
Διαθέσιμο Online: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/85873 |
Ετικέτες: |
Προσθήκη ετικέτας
Δεν υπάρχουν, Καταχωρήστε ετικέτα πρώτοι!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Παρόμοια τεκμήρια
-
Formal System Verification. 1st ed. 2018
ανά: Drechsler, Rolf
Έκδοση: (2020) -
Invasive Computing for Mapping Parallel Programs to Many-Core Architectures. 1st ed. 2018
ανά: Weichslgartner, Andreas, κ.ά.
Έκδοση: (2020) -
Energy-Efficient Smart Temperature Sensors in CMOS Technology. 1st ed. 2018
ανά: Souri, Kamran, κ.ά.
Έκδοση: (2020) -
Neuro-inspired Computing Using Resistive Synaptic Devices
ανά: Yu, Shimeng
Έκδοση: (2020) -
Circadian Rhythms for Future Resilient Electronic Systems
ανά: Guo, Xinfei, κ.ά.
Έκδοση: (2020)