Formal Verification of Simulink/Stateflow Diagrams
Tallennettuna:
Päätekijät: | Zhan, Naijun, Wang, Shuling, Zhao, Hengjun |
---|---|
Aineistotyyppi: | Kirja |
Kieli: | English |
Julkaistu: |
Springer International Publishing
2020
|
Aiheet: | |
Linkit: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/85873 |
Tagit: |
Lisää tagi
Ei tageja, Lisää ensimmäinen tagi!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Samankaltaisia teoksia
-
Formal System Verification. 1st ed. 2018
Tekijä: Drechsler, Rolf
Julkaistu: (2020) -
Invasive Computing for Mapping Parallel Programs to Many-Core Architectures. 1st ed. 2018
Tekijä: Weichslgartner, Andreas, et al.
Julkaistu: (2020) -
Energy-Efficient Smart Temperature Sensors in CMOS Technology. 1st ed. 2018
Tekijä: Souri, Kamran, et al.
Julkaistu: (2020) -
Neuro-inspired Computing Using Resistive Synaptic Devices
Tekijä: Yu, Shimeng
Julkaistu: (2020) -
Circadian Rhythms for Future Resilient Electronic Systems
Tekijä: Guo, Xinfei, et al.
Julkaistu: (2020)