Formal Verification of Simulink/Stateflow Diagrams
שמור ב:
Những tác giả chính: | Zhan, Naijun, Wang, Shuling, Zhao, Hengjun |
---|---|
פורמט: | ספר |
שפה: | English |
יצא לאור: |
Springer International Publishing
2020
|
נושאים: | |
גישה מקוונת: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/85873 |
תגים: |
הוספת תג
אין תגיות, היה/י הראשונ/ה לתייג את הרשומה!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
פריטים דומים
-
Formal System Verification. 1st ed. 2018
מאת: Drechsler, Rolf
יצא לאור: (2020) -
Invasive Computing for Mapping Parallel Programs to Many-Core Architectures. 1st ed. 2018
מאת: Weichslgartner, Andreas, et al.
יצא לאור: (2020) -
Energy-Efficient Smart Temperature Sensors in CMOS Technology. 1st ed. 2018
מאת: Souri, Kamran, et al.
יצא לאור: (2020) -
Neuro-inspired Computing Using Resistive Synaptic Devices
מאת: Yu, Shimeng
יצא לאור: (2020) -
Circadian Rhythms for Future Resilient Electronic Systems
מאת: Guo, Xinfei, et al.
יצא לאור: (2020)