Formal Verification of Simulink/Stateflow Diagrams
保存先:
主要な著者: | Zhan, Naijun, Wang, Shuling, Zhao, Hengjun |
---|---|
フォーマット: | 図書 |
言語: | English |
出版事項: |
Springer International Publishing
2020
|
主題: | |
オンライン・アクセス: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/85873 |
タグ: |
タグ追加
タグなし, このレコードへの初めてのタグを付けませんか!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
類似資料
-
Formal System Verification. 1st ed. 2018
著者:: Drechsler, Rolf
出版事項: (2020) -
Invasive Computing for Mapping Parallel Programs to Many-Core Architectures. 1st ed. 2018
著者:: Weichslgartner, Andreas, 等
出版事項: (2020) -
Energy-Efficient Smart Temperature Sensors in CMOS Technology. 1st ed. 2018
著者:: Souri, Kamran, 等
出版事項: (2020) -
Neuro-inspired Computing Using Resistive Synaptic Devices
著者:: Yu, Shimeng
出版事項: (2020) -
Circadian Rhythms for Future Resilient Electronic Systems
著者:: Guo, Xinfei, 等
出版事項: (2020)