Thiết kế mạch số với VHDL & Verilog. Tập 1/
Wedi'i Gadw mewn:
| Prif Awdur: | |
|---|---|
| Fformat: | Llyfr |
| Iaith: | Vietnamese |
| Cyhoeddwyd: |
Lao động xã hội
2007
|
| Tagiau: |
Ychwanegu Tag
Dim Tagiau, Byddwch y cyntaf i dagio'r cofnod hwn!
|
| Thư viện lưu trữ: | Mạng thư viện Đại học Đà Nẵng |
|---|
| LEADER | 00662nam a2200265 4500 | ||
|---|---|---|---|
| 001 | 000028326 | ||
| 003 | TÔ-OJ | ||
| 005 | 20150403120000.0 | ||
| 008 | 150403s vm 000 vie | ||
| 020 | |c 0,0000 | ||
| 040 | |a notts | ||
| 100 | |a Tống, Văn On | ||
| 245 | |a Thiết kế mạch số với VHDL & Verilog. Tập 1/ |c Tống Văn On (chủ biên). | ||
| 260 | |b Lao động xã hội |c 2007 | ||
| OWN | |a LTT | ||
| 999 | |a From the UDN01 | ||
| TYP | |a Monograph | ||
| TYP | |a Printed language | ||
| 980 | |a Mạng thư viện Đại học Đà Nẵng | ||