Efficient Low-Latency Hardware Architecture for Module-Lattice-Based Digital Signature Standard
IEEE Access, Vol 12; pp: 32395-32407.
Gorde:
| Egile Nagusiak: | , , |
|---|---|
| Formatua: | Bài viết |
| Hizkuntza: | Vietnamese |
| Argitaratua: |
IEEE
2024
|
| Gaiak: | |
| Sarrera elektronikoa: | https://elib.vku.udn.vn/handle/123456789/4013 |
| Etiketak: |
Etiketa erantsi
Etiketarik gabe, Izan zaitez lehena erregistro honi etiketa jartzen!
|
| Thư viện lưu trữ: | Trường Đại học Công nghệ Thông tin và Truyền thông Việt Hàn - Đại học Đà Nẵng |
|---|
Izan zaitez lehena ohar bat uzten!