Efficient Low-Latency Hardware Architecture for Module-Lattice-Based Digital Signature Standard
IEEE Access, Vol 12; pp: 32395-32407.
में बचाया:
| मुख्य लेखकों: | , , |
|---|---|
| स्वरूप: | Bài viết |
| भाषा: | Vietnamese |
| प्रकाशित: |
IEEE
2024
|
| विषय: | |
| ऑनलाइन पहुंच: | https://elib.vku.udn.vn/handle/123456789/4013 |
| टैग : |
टैग जोड़ें
कोई टैग नहीं, इस रिकॉर्ड को टैग करने वाले पहले व्यक्ति बनें!
|
| Thư viện lưu trữ: | Trường Đại học Công nghệ Thông tin và Truyền thông Việt Hàn - Đại học Đà Nẵng |
|---|