Efficient Low-Latency Hardware Architecture for Module-Lattice-Based Digital Signature Standard
IEEE Access, Vol 12; pp: 32395-32407.
Đã lưu trong:
| Những tác giả chính: | , , |
|---|---|
| Định dạng: | Bài viết |
| Ngôn ngữ: | Vietnamese |
| Được phát hành: |
IEEE
2024
|
| Những chủ đề: | |
| Truy cập trực tuyến: | https://elib.vku.udn.vn/handle/123456789/4013 |
| Các nhãn: |
Thêm thẻ
Không có thẻ, Là người đầu tiên thẻ bản ghi này!
|
| Thư viện lưu trữ: | Trường Đại học Công nghệ Thông tin và Truyền thông Việt Hàn - Đại học Đà Nẵng |
|---|