Thiết kế IP Core AES-128 hướng ASIC, ứng dụng cho bảo mật truyền dữ liệu Ethernet trên FPGA
Đề tài tập trung nghiên cứu và thiết kế IP Core AES-128 sử dụng ngôn ngữ mô tả phần cứng Verilog, hướng tới mục tiêu tối ưu hóa cho quy trình sản xuất chip chuyên dụng (ASIC). Kiến trúc phần cứng được xây dựng dựa trên việc tính toán kỹ lưỡng các khối logic tổ hợp, nhằm đảm bảo sự cân bằng giữa d...
Salvato in:
| Autore principale: | |
|---|---|
| Altri autori: | |
| Natura: | Tesi |
| Lingua: | Vietnamese |
| Pubblicazione: |
2026
|
| Soggetti: | |
| Accesso online: | http://data.ute.udn.vn/handle/123456789/3561 |
| Tags: |
Aggiungi Tag
Nessun Tag, puoi essere il primo ad aggiungerne! !
|
| Thư viện lưu trữ: | Trường Đại học Sư phạm Kỹ thuật - Đại học Đà Nẵng |
|---|