Nghiên cứu ảnh hưởng của diện tích bề mặt dẫn điện và các lỗi xếp chồng đến đặc tính của điốt PiN 4H-SIC = Electrical impact characterization of anode active area and stacking-faults in 6.5kV 4H-SIC pin diodes
Đã lưu trong:
| Những tác giả chính: | , |
|---|---|
| Định dạng: | Bài viết |
| Ngôn ngữ: | Vietnamese |
| Được phát hành: |
2023
|
| Những chủ đề: | |
| Truy cập trực tuyến: | https://sti.vista.gov.vn/tw/Pages/tai-lieu-khcn.aspx?ItemID=313474 https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/137089 |
| Các nhãn: |
Thêm thẻ
Không có thẻ, Là người đầu tiên thẻ bản ghi này!
|
| Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
|---|