Nghiên cứu ảnh hưởng của diện tích bề mặt dẫn điện và các lỗi xếp chồng đến đặc tính của điốt PiN 4H-SIC
Đã lưu trong:
| Những tác giả chính: | , |
|---|---|
| Định dạng: | Bài viết |
| Ngôn ngữ: | Vietnamese |
| Được phát hành: |
2023
|
| Những chủ đề: | |
| Truy cập trực tuyến: | https://sti.vista.gov.vn/tw/Pages/tai-lieu-khcn.aspx?ItemID=313474 https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/137089 |
| Các nhãn: |
Thêm thẻ
Không có thẻ, Là người đầu tiên thẻ bản ghi này!
|
| Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
|---|
| id |
oai:scholar.dlu.edu.vn:DLU123456789-137089 |
|---|---|
| record_format |
dspace |
| spelling |
oai:scholar.dlu.edu.vn:DLU123456789-1370892024-05-24T07:08:48Z Nghiên cứu ảnh hưởng của diện tích bề mặt dẫn điện và các lỗi xếp chồng đến đặc tính của điốt PiN 4H-SIC Electrical impact characterization of anode active area and stacking-faults in 6.5kV 4H-SIC pin diodes Nguyễn, Duy Minh Nguyễn, Mạnh Quân Khoa học và Công nghệ (Đại học Công nghiệp Hà Nội) 2023-10-03T03:18:56Z 2023-10-03T03:18:56Z 2020 Article https://sti.vista.gov.vn/tw/Pages/tai-lieu-khcn.aspx?ItemID=313474 https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/137089 vi Khoa học và Công nghệ (Đại học Công nghiệp Hà Nội) - 2020 - no.2 - tr.3-8 - ISSN.1859-3585 application/pdf |
| institution |
Thư viện Trường Đại học Đà Lạt |
| collection |
Thư viện số |
| language |
Vietnamese |
| topic |
Khoa học và Công nghệ (Đại học Công nghiệp Hà Nội) |
| spellingShingle |
Khoa học và Công nghệ (Đại học Công nghiệp Hà Nội) Nguyễn, Duy Minh Nguyễn, Mạnh Quân Nghiên cứu ảnh hưởng của diện tích bề mặt dẫn điện và các lỗi xếp chồng đến đặc tính của điốt PiN 4H-SIC |
| format |
Article |
| author |
Nguyễn, Duy Minh Nguyễn, Mạnh Quân |
| author_facet |
Nguyễn, Duy Minh Nguyễn, Mạnh Quân |
| author_sort |
Nguyễn, Duy Minh |
| title |
Nghiên cứu ảnh hưởng của diện tích bề mặt dẫn điện và các lỗi xếp chồng đến đặc tính của điốt PiN 4H-SIC |
| title_short |
Nghiên cứu ảnh hưởng của diện tích bề mặt dẫn điện và các lỗi xếp chồng đến đặc tính của điốt PiN 4H-SIC |
| title_full |
Nghiên cứu ảnh hưởng của diện tích bề mặt dẫn điện và các lỗi xếp chồng đến đặc tính của điốt PiN 4H-SIC |
| title_fullStr |
Nghiên cứu ảnh hưởng của diện tích bề mặt dẫn điện và các lỗi xếp chồng đến đặc tính của điốt PiN 4H-SIC |
| title_full_unstemmed |
Nghiên cứu ảnh hưởng của diện tích bề mặt dẫn điện và các lỗi xếp chồng đến đặc tính của điốt PiN 4H-SIC |
| title_sort |
nghiên cứu ảnh hưởng của diện tích bề mặt dẫn điện và các lỗi xếp chồng đến đặc tính của điốt pin 4h-sic |
| publishDate |
2023 |
| url |
https://sti.vista.gov.vn/tw/Pages/tai-lieu-khcn.aspx?ItemID=313474 https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/137089 |
| _version_ |
1819779481743654912 |